1樓：佼珈藍利
fpga與cpld的區別
系統的比較,與大家共享：
儘管fpga和cpld都是可程式設計asic器件,有很多共同特點,但由於cpld和fpga結構上的差異,具有各自的特點:
①cpld更適合完成各種演算法和組合邏輯,fp ga更適合於完成時序邏輯。換句話說,fpga更適合於觸發器豐富的結構,而cpld更適合於觸發器有限而乘積項豐富的結構。
②cpld的連續式佈線結構決定了它的時序延遲是均勻的和可**的,而fpga的分段式佈線結構決定了其延遲的不可**性。
③在程式設計上fpga比cpld具有更大的靈活性。cpld通過修改具有固定內連電路的邏輯功能來程式設計,fpga主要通過改變內部連線的佈線來程式設計;fp ga可在邏輯門下程式設計,而cpld是在邏輯塊下程式設計。
④fpga的整合度比cpld高,具有更複雜的佈線結構和邏輯實現。
⑤cpld比fpga使用起來更方便。cpld的程式設計採用e2prom或fastflash技術,無需外部儲存器晶元,使用簡單。而fpga的程式設計資訊需存放在外部儲存器上,使用方法複雜。
⑥cpld的速度比fpga快,並且具有較大的時間可**性。這是由於fpga是門級程式設計,並且clb之間採用分布式互聯,而cpld是邏輯塊級程式設計,並且其邏輯塊之間的互聯是集總式的。
⑦ 在程式設計方式上,cpld主要是基於e2prom或flash儲存器程式設計,程式設計次數可達1萬次,優點是系統斷電時程式設計資訊也不丟失。cpld又可分為在程式設計 器上程式設計和在系統程式設計兩類。fpga大部分是基於sram程式設計,程式設計資訊在系統斷電時丟失,每次上電時,需從器件外部將程式設計資料重新寫入sram中。
其優 點是可以程式設計任意次,可在工作中快速程式設計,從而實現板級和系統級的動態配置。
⑧cpld保密性好,fpga保密性差。
⑨一般情況下,cpld的功耗要比fpga大,且整合度越高越明顯。
隨 著複雜可程式設計邏輯器件(cpld)密度的提高,數字器件設計人員在進行大型設計時,既靈活又容易,而且產品可以很快進入市場。許多設計人員已經感受到 cpld容易使用、時序可**和速度高等優點,然而,在過去由於受到cpld密度的限制,他們只好轉向fpga和asic。現在,設計人員可以體會到密度 高達數十萬門的cpld所帶來的好處。
cpld結構在乙個邏輯路徑上採用1至16個乘積項,因而大型複雜設計的執行速度可以**。因此,原有設計 的執行可以**,也很可靠,而且修改設計也很容易。cpld在本質上很靈活、時序簡單、路由效能極好,使用者可以改變他們的設計同時保持引腳輸出不變。
與 fpga相比,cpld的i/o更多,尺寸更小。
如今,通訊系統使用很多標準,必須根據客戶的需要配置裝置以支援不同的標準。cpld可讓裝置做 出相應的調整以支援多種協議,並隨著標準和協議的演變而改變功能。這為系統設計人員帶來很大的方便,因為在標準尚未完全成熟之前他們就可以著手進行硬體設 計,然後再修改**以滿足最終標準的要求。
cpld的速度和延遲特性比純軟體方案更好,它的nre費用低於asic,更靈活,產品也可以更快入市。 cpld可程式設計方案的優點如下：
●邏輯和儲存器資源豐富(cypress delta39k200的ram超過480 kb)
●帶冗餘路由資源的靈活時序模型
●改變引腳輸出很靈活
●可以裝在系統上後重新程式設計
●i/o數目多
●具有可保證效能的整合儲存器控制邏輯
●提供單片cpld和可程式設計phy方案
由於有這些優點,設計建模成本低,可在設計過程的任一階段新增設計或改變引腳輸出,可以很快上市
cpld的結構
cpld是屬於粗粒結構的可程式設計邏輯器件。它具有豐富的邏輯資源(即邏輯門與暫存器的比例高)和高度靈活的路由資源。cpld的路由是連線在一起的,而fpga的路由是分割開的。
fpga可能更靈活,但包括很多跳線,因此速度較cpld慢。
cpld以群陣列（array of clusters）的形式排列,由水平和垂直路由通道連線起來。這些路由通道把訊號送到器件的引腳上或者傳進來,並且把cpld內部的邏輯群連線起來。
cpld之所以稱作粗粒,是因為,與路由數量相比,邏輯群要大得到。cpld的邏輯群比fpga的基本單元大得多,因此fpga是細粒的。
cpld的功能塊
cpld最基本的單元是巨集單元。乙個巨集單元包含乙個暫存器(使用多達16個乘積項作為其輸入)及其它有用特性。
因為每個巨集單元用了16個乘積項,因此設計人員可部署大量的組合邏輯而不用增加額外的路徑。這就是為何cpld被認為是「邏輯豐富」型的。
巨集單元以邏輯模組的形式排列(lb),每個邏輯模組由16個巨集單元組成。巨集單元執行乙個and操作,然後乙個or操作以實現組合邏輯。
每個邏輯群有8個邏輯模組,所有邏輯群都連線到同乙個可程式設計互聯矩陣。
每個群還包含兩個單埠邏輯群儲存器模組和乙個多埠通道儲存器模組。前者每模組有8,192b儲存器,後者包含4,096b專用通訊儲存器且可配置為單埠、多埠或帶專用控制邏輯的fifo。
cpld有什麼好處？
i/o數量多
cpld的好處之一是在給定的器件密度上可提供更多的i/o數,有時甚至高達70%。
時序模型簡單
cpld優於其它可程式設計結構之處在於它具有簡單且可**的時序模型。這種簡單的時序模型主要應歸功於cpld的粗粒度特性。
cpld可在給定的時間內提供較寬的相等狀態,而與路由無關。這一能力是設計成功的關鍵,不但可加速初始設計工作,而且可加快設計除錯過程。
粗粒cpld結構的優點
cpld是粗粒結構,這意味著進出器件的路徑經過較少的開關,相應地延遲也小。因此,與等效的fpga相比,cpld可工作在更高的頻率,具有更好的效能。
cpld的另乙個好處是其軟體編譯快,因為其易於路由的結構使得布放設計任務更加容易執行。
細粒fpga結構的優點
fpga是細粒結構,這意味著每個單元間存在細粒延遲。如果將少量的邏輯緊密排列在一起,fpga的速度相當快。然而,隨著設計密度的增加,訊號不得不通過許多開關,路由延遲也快速增加,從而削弱了整體效能。
cpld的粗粒結構卻能很好地適應這一設計布局的改變。
靈活的輸出引腳
cpld的粗粒結構和時序特性可**,因此設計人員在設計流程的後期仍可以改變輸出引腳,而時序仍保持不變。
新的cpld封裝
cpld 有多種密度和封裝型別,包括單晶元自引導方案。自引導方案在單個封裝內整合了flash儲存器和cpld,無須外部引導單元,從而可降低設計複雜性並節省 板空間。在給定的封裝尺寸內,有更高的器件密度共享引腳輸出。
這就為設計人員提供了「放大」設計的便利,而無須更改板上的引腳輸出。
fpga和cpld的區別是什麼？
2樓：爾霞阿綢
******fpga基於sram的架構，整合度高，以le（包括查詢表、觸發器及其他）為基本單元，有內嵌memory、dsp等，支援io標準豐富。具有易揮發性，需要有上電載入過程。在實現複雜演算法、佇列排程、資料處理、高效能設計、大容量快取設計等領域中有廣泛應用，如alterastratix系列。
******cpld基於eeprom工藝，整合度低，以microcell（包括組合部分與暫存器）為基本單元。具有非揮發特性，可以重複寫入。在粘合邏輯、位址解碼、簡單控制、fpga載入等設計中有廣泛應用，如alteramax3000a系列。
********詳細比較:儘管fpga和cpld都是可程式設計asic器件,有很多共同特點,但由於cpld和fpga結構上的差異,具有各自的特點
①cpld更適合完成各種演算法和組合邏輯,fpga更適合於完成時序邏輯。換句話說,fpga更適合於觸發器豐富的結構,而cpld更適合於觸發器有限而乘積項豐富的結構。
②cpld的連續式佈線結構決定了它的時序延遲是均勻的和可**的,而fpga的分段式佈線結構決定了其延遲的不可**性。
③在程式設計上fpga比cpld具有更大的靈活性。cpld通過修改具有固定內連電路的邏輯功能來程式設計,fpga主要通過改變內部連線的佈線來程式設計;fpga可在邏輯門下程式設計,而cpld是在邏輯塊下程式設計。
④fpga的整合度比cpld高,具有更複雜的佈線結構和邏輯實現。
⑤cpld比fpga使用起來更方便。cpld的程式設計採用e2prom或fastflash技術,無需外部儲存器晶元,使用簡單。而fpga的程式設計資訊需存放在外部儲存器上,使用方法複雜。
⑥cpld的速度比fpga快,並且具有較大的時間可**性。這是由於fpga是門級程式設計,並且clb之間採用分布式互聯,而cpld是邏輯塊級程式設計,並且其邏輯塊之間的互聯是集總式的。
⑦在程式設計方式上,cpld主要是基於e2prom或flash儲存器程式設計,程式設計次數可達1萬次,優點是系統斷電時程式設計資訊也不丟失。cpld又可分為在程式設計器上程式設計和在系統程式設計兩類。fpga大部分是基於sram程式設計,程式設計資訊在系統斷電時丟失,每次上電時,需從器件外部將程式設計資料重新寫入sram中。
其優點是可以程式設計任意次,可在工作中快速程式設計,從而實現板級和系統級的動態配置。
⑧cpld保密性好,fpga保密性差。
⑨一般情況下,cpld的功耗要比fpga大,且整合度越高越明顯。
cpld與fpga有何區別?
3樓：
******fpga基於sram的架構，整合度高，以le（包括查詢表、觸發器及其他）為基本單元，有內嵌memory、dsp等，支援io標準豐富。具有易揮發性，需要有上電載入過程。在實現複雜演算法、佇列排程、資料處理、高效能設計、大容量快取設計等領域中有廣泛應用，如altera stratix系列。
******cpld基於eeprom工藝，整合度低，以microcell（包括組合部分與暫存器）為基本單元。具有非揮發特性，可以重複寫入。在粘合邏輯、位址解碼、簡單控制、fpga載入等設計中有廣泛應用，如altera max3000a系列。
********詳細比較:儘管fpga和cpld都是可程式設計asic器件,有很多共同特點,但由於cpld和fpga結構上的差異,具有各自的特點
①cpld更適合完成各種演算法和組合邏輯,fp ga更適合於完成時序邏輯。換句話說,fpga更適合於觸發器豐富的結構,而cpld更適合於觸發器有限而乘積項豐富的結構。
②cpld的連續式佈線結構決定了它的時序延遲是均勻的和可**的,而fpga的分段式佈線結構決定了其延遲的不可**性。
③在程式設計上fpga比cpld具有更大的靈活性。cpld通過修改具有固定內連電路的邏輯功能來程式設計,fpga主要通過改變內部連線的佈線來程式設計;fp ga可在邏輯門下程式設計,而cpld是在邏輯塊下程式設計。
④fpga的整合度比cpld高,具有更複雜的佈線結構和邏輯實現。
⑤cpld比fpga使用起來更方便。cpld的程式設計採用e2prom或fastflash技術,無需外部儲存器晶元,使用簡單。而fpga的程式設計資訊需存放在外部儲存器上,使用方法複雜。
⑥cpld的速度比fpga快,並且具有較大的時間可**性。這是由於fpga是門級程式設計,並且clb之間採用分布式互聯,而cpld是邏輯塊級程式設計,並且其邏輯塊之間的互聯是集總式的。
⑦在程式設計方式上,cpld主要是基於e2prom或flash儲存器程式設計,程式設計次數可達1萬次,優點是系統斷電時程式設計資訊也不丟失。cpld又可分為在程式設計器上程式設計和在系統程式設計兩類。fpga大部分是基於sram程式設計,程式設計資訊在系統斷電時丟失,每次上電時,需從器件外部將程式設計資料重新寫入sram中。
其優點是可以程式設計任意次,可在工作中快速程式設計,從而實現板級和系統級的動態配置。
⑧cpld保密性好,fpga保密性差。
⑨一般情況下,cpld的功耗要比fpga大,且整合度越高越明顯。
初學程IC，是選擇FPGA還是CPLD？語言是選擇VHDL還是Verilog
威惠智慧 關於fpga和cpld 1.cpld早出來,是基於乘積式的 fpga晚出來,是基於查表式的,就是說內部結構不一樣 2.乘積式對於每次輸入都很勤勞的算一遍 查表式根據輸入查詢對應的結果,是很偷懶的一種 查表式對應的結果 來?就是由eda軟體來算的,最後將得到的結果配置到fpga裡.由此可以理...
CPLD和FPGA和DSP有何區別？速度最快的是哪種
高邊疆號 看到你的追問，想到最近自己在調的一個 silicon 的時鐘方面晶片 我用的是時鐘去抖動的 這些晶片一般可程式設計的，更改一下初始化配置。就可以適應不同頻率的時鐘，起到倍頻，去抖動等功能，好像最高工作範圍可以達到2ghz，波形可選。如果你的板子的晶振時脈頻率不夠高，可以通過便宜的fpga的...
EDA與FPGA有什麼區別，FPGA, EDA, PCB什麼關係？怎麼用？
馮陽 fpga是現場可程式設計邏輯門陣列的簡稱，是電子設計的乙個里程碑。cpld是複雜可變成邏輯器件的簡稱。儘管fpga和cpld都是可程式設計asic器件,有很多共同特點,但由於cpld和fpga結構上的差異,具有各自的特點 1 cpld更適合完成各種演算法和組合邏輯,fp ga更適合於完成時序邏...