1樓：
74ls74是乙個d觸發器，觸發器具有兩個穩定狀態，即"0"和"1"，在一定的外界訊號作用下，可以從乙個穩定狀態翻轉到另乙個穩定狀態。
分頻用同乙個時鐘訊號通過一定的電路結構轉變成不同頻率的時鐘訊號。而二分頻就是通過有分頻作用的電路結構，在時鐘每觸發2個週期時，電路輸出1個週期訊號。
擴充套件資料
d觸發器工作過程如下：
1、cp=0時，與非門g3和g4封鎖，其輸出q3=q4=1，觸發器的狀態不變。同時，由於q3至q5和q4至q6的反饋訊號將這兩個門開啟，因此可接收輸入訊號d，q5=d，q6=q5非=d非。
2、當cp由0變1時觸發器翻轉。這時g3和g4開啟，它們的輸入q3和q4的狀態由g5和g6的輸出狀態決定。q3=q5非=d非，q4=q6非=d。
由基本rs觸發器的邏輯功能可知，q=q3非=d。
3、觸發器翻轉後，在cp=1時輸入訊號被封鎖。這是因為g3和g4開啟後，它們的輸出q3和q4的狀態是互補的，即必定有乙個是0，若q3為0，則經g3輸出至g5輸入的反饋線將g5封鎖，即封鎖了d通往基本rs觸發器的路徑；
該反饋線起到了使觸發器維持在1狀態和阻止觸發器變為0狀態的作用，故該反饋線稱為置1維持線，置0阻塞線。q4為0時，將g3和g6封鎖，d端通往基本rs觸發器的路徑也被封鎖。q4輸出端至g6反饋線起到使觸發器維持在0狀態的作用，稱作置0維持線；
q4輸出至g3輸入的反饋線起到阻止觸發器置1的作用，稱為置1阻塞線。因此，該觸發器常稱為維持-阻塞觸發器。
2樓：我們呼呼哈哈嘿
74ls74是個雙d觸發器，把其中的乙個d觸發器的q非輸出端接到d輸入端，時鐘訊號輸入端clock接時鐘輸入訊號。
這樣每來一次clock脈衝，d觸發器的狀態就會翻轉一次，每兩次clock脈衝就會使d觸發器輸出乙個完整的正方波，這就實現了二分頻。
四分頻原理：
把同一片74ls74上的兩路d觸發器串聯起來，其中乙個d觸發器的輸出作為另乙個d觸發器的時鐘訊號，就可以實現四分頻。
擴充套件資料
1、分頻是指將一單一頻率訊號的頻率降低為原來的1/n，就叫n分頻。實現分頻的電路。這裡的分頻上針對單頻訊號而言的。
如把33mhz的訊號2分頻得到16.5mhz的訊號，3分頻得到11mhz的訊號，10分頻得到3.3mhz的訊號。這種分頻一般指在數位電路。
2、分頻是對訊號中不同頻率成分的各種訊號分開，分成幾個頻率段。實現分頻的電路或裝置稱為「分頻器」。這裡的是針對由很多不同頻率成分組成的混合訊號而言的。
如將乙個由20hz-20khz組成的混合訊號，分成小於20hz-1khz和1khz-20khz兩部分叫二分頻，分成20hz-500hz、500hz-2khz和2khz-20khz三部分的叫三分頻。
關於74ls74在multisim中實現分頻的問題。
3樓：做而論道
樓主輸入的方波，電壓，不足。
應該達到 0~5v。
74LS74LS283功能是什麼
鈺瀟 74ls42的功能是 十進位制譯碼器 74ls283的功能是 四位二進位制超前進位全加器。譯碼器 decoder 是一類多輸入多輸出組合邏輯電路器件，其可以分為 變數譯碼和顯示譯碼兩類。變數譯碼器一般是一種較少輸入變為較多輸出的器件，常見的有n線 2 n線譯碼和8421bcd碼譯碼兩類 顯示譯...
用74ls138設計全加器，用74ls138設計一個全加器
首先得弄清楚全加器的原理，你這裡說的應該是設計1位的全加器。全加器有3個輸入端 a,b,ci 有2個輸出端 s,co.與3 8譯碼器比較，3 8譯碼器有3個資料輸入端 a,b,c 3個使能端 8個輸出端，out 0 7 這裡可以把3 8譯碼器的3個資料輸入端當做全加器的3個輸入端，即3 8譯碼器的輸...
微控制器74LS373簡介，74LS373在微控制器I O口擴充套件中的具體作用，它的具體工作方式怎麼樣的。不要說是模擬通道選擇並鎖存。
首先74ls373，它不是微控制器，而是鎖存器，同時把它的基本資料附上 d 鎖存器 3s,鎖存允許輸入有回環特性 簡要說明 373為三態輸出的八 d 透明鎖存器,共有 54s373 和 74ls373 兩種線路 結構型式，其主要電器特性的典型值如下 不同廠家具體值有差別 型號 tpd pd 54s3...