1樓：匿名使用者
一、實驗內容
1、掌握整合計數器的功能測試及應用
2、用非同步清零端設計6進製計數器，顯示選用數碼管完成。
3、用同步置零設計7進製計數器，顯示選用數碼管完成。
二、演示電路 74ls160十進位制計數器連線圖如圖1所示。
clr：非同步清零端
clk：時鐘輸入端（上公升沿有效）
a- d：資料輸入端
enp，ent：計數控制端
load：同步並行置入控制端
rco：進製輸出端
74160的功能表如表1所示。由表1可知，74160具有以下功能：
① 非同步清零
d0、d1、d2、d3 輸入端的資料將分別被q0～q3所接收。由於這個置數操作要與cp 上公升沿同步，且d0、d1、d2、d3的資料同時置入計數器，所以稱為同步並行置數。
③ 保持
連續輸入16個計數脈衝後，電路將從1111狀態返回到0000狀態，rco端從高電平跳變至低電平。可以利用rco端輸出的高電平或下降沿作為進製輸出訊號。
連上十進位制加法計數器160，電路如圖1所示，給2管腳加矩形波，看數碼管顯示結果，並記錄顯示結果。
三、用160和與非門組成6進製加法計數器-用非同步清零端設計
電路如圖2所示，給2管腳加矩形波，看數碼管顯示結果，並記錄顯示結果。
四、用160和與非門組成7進製加法計數器-用同步置零設計
則為七進製計數器。
五、實驗報告
1、實驗名稱、內容和實驗電路。
2、 說明同步置0與非同步清零的區別
3、 總結使用整合計數器的體會
六、試用同步十進位制計數器74ls160接成16進製制計數器
設計思路： 74ls160是10進製計數器，要做成16進製制計數器，先要做乙個比16大的計時器。這裡用兩片74ls160接成乙個100進製計數器，再通過置0法實現16進製制計數。
設計電路：
2樓：無畏無知者
模7計數器，q3q2q1q0=0000--0110，也就是q2q1=11，因此q2q1連線乙個2輸入與非門，門輸出連線予載入端，d3d2d1d0均接地即可；
74ls1151是什麼？我沒找到；
10110011序列訊號是：10110011 10110011 10110011。。。即每一幀為10110011，是這樣嗎？
用同步十進位制加法計數器74ls160設計同步六進製制
3樓：老化箱廠家
74ls160為十進位制bai同步加法計數器，同步就是要du受到zhi時鐘訊號的控制——dao清零和置
數，附加功能內有進製輸出容端、置數端、清零端，還有置數輸入端狀態輸出及時鐘訊號埠，其餘埠暫可不用。那麼根據以上埠可以搭建任何進製計數器。
74ls160設計同步六進製制計數器
4樓：
74ls160為十進位制同步加法計數器，同步就是要受到時鐘訊號的控制——清零和置數，附加功能有進製輸出端、置數端、清零端，還有置數輸入端狀態輸出及時鐘訊號埠，其餘埠暫可不用。那麼根據以上埠可以利用反饋置「 0」反饋復位)實現。
74160有效迴圈為0000-1001，由於初態為0000，故六進製為六個狀態迴圈，即0000~0101，置零訊號取自0110即當狀態0110(6出現時，將q2=1，q1=1送到清零端r即rp= 0.0)，使計數器立即清零， 狀態0110僅瞬間存在。
擴充套件資料
構成任意進製計數器一般的方法
（1）置零法
取q(n+1)的輸出做置零訊號，直接復位計數器，q輸出歸零的時間滯後於(n+1)的時鐘前沿，這種方式浪費了同步計數器的優點，是非同步計數器的用法。
（2）置數法
預置輸入先置0，取q(n)的輸出做置數訊號，在(n+1)的時鐘前沿q輸出同步歸零，這是完全同步計數，是同步計數器的正確用法。
比較兩種方法可知，設計n進製計數器時，清零法的反饋訊號是（n+1），控制端是置零cr' ；置數法的反饋訊號是 n ，控制端是置數ld' 。
5樓：匿名使用者
首先，你得明白160的原理，160是同步置數非同步清零的，本題中用的非同步清零，狀態轉移圖也畫的很明白，從0000到0110，但是0110是過渡態，不算在狀態中，所以是6進製的。
至於書上寫的q2進製輸出，是因為本題中用的前6個狀態，若用到進製，進製c一直是0，沒有輸出，所以他選擇了q2，這裡的q2進製輸出不像一般的160進製的在時鐘邊沿乙個脈衝，而是4個時鐘是0，2個時鐘是1.
純手打 望採納
用74LS160怎麼設計任意進製計數器
情惑美文 74ls160是十進位制同步加法器計數器。同步由時鐘訊號的清除和設定控制。附加功能包括進製輸出端 設定端和清除端，以及輸入端和時鐘訊號埠的狀態輸出。其他埠暫時不需要。然後，根據上述埠，使用 0 反饋設定來實現反饋復位。74160的有效週期為0000 1001。因為初始狀態是0000，所以十...
用74ls138設計全加器，用74ls138設計一個全加器
首先得弄清楚全加器的原理，你這裡說的應該是設計1位的全加器。全加器有3個輸入端 a,b,ci 有2個輸出端 s,co.與3 8譯碼器比較，3 8譯碼器有3個資料輸入端 a,b,c 3個使能端 8個輸出端，out 0 7 這裡可以把3 8譯碼器的3個資料輸入端當做全加器的3個輸入端，即3 8譯碼器的輸...
用與非門74LS00完成設計，用與非門74LS00完成設計 20
欽鑠漫傲雪 1.f異或門f a非b 非 ab非 非 非,b非用與非門兩輸入腳直接相聯行a非 用反演定理 異或門同或門非用同或門公式非行f ab ab 非 非用反演定理掉外面非f ab 非 ab 非 非74ls00ttl器件高位端加電阻應該線與 兩條輸線直接相連形與功能 3與非加線與結構 2.繁瑣簡單...